В настоящее время большая часть программного обеспечения для PC работает в 16-разрядном режиме и совместима с 16-разрядными процессорами. ЦП 8086/8088 имели 20-разрядную шину адреса, шина данных у 8086 16-разрядная, у 8088 ее разрядность сокращена до 8 бит для удешевления системы в целом.

В ЦП 8086/8088 применена конвейерная архитектура, позволяющая выполнять выборку кодов инструкций из памяти и их декодирование во время выполнения внутренних операций.

Традиционно выполнение инструкции занимало пять тактов - один для загрузки инструкции, другой для ее декодирования, один для получения данных, один для выполнения и один для записи результата.

При конвейерной архитектуре одна ступень конвейера выделена под каждый шаг, необходимый для выполнения инструкции, и каждая ступень передает инструкцию следующей, когда она выполнила свою часть. Это значит, что в любой момент времени одна инструкция загружается, другая декодируется, доставляются данные для третьей, четвертая исполняется, и записывается результат для пятой.

Конвейер повышает производительность ЦП за счет сокращения времени простоя его операционных узлов. Конвейер процессора 8086 имеет 6-байтную внутреннюю очередь инструкций. Блок предварительной выборки при наличии двух свободных байт в очереди старается ее заполнить в то время, когда внешняя шина процессора не занята операциями обмена. Очередь у процессора 8088 сокращена до 4 байт, а предварительная выборка выполняется при наличии одного свободного байта.